HW,SW (13) 썸네일형 리스트형 WinSCP 호스트 이름, 사용자 정보를 입력하면 간단히 사용 가능하다. server이용시 사용한다. VCS Visual studio code 상에서 돌린 모습이다. 명령어 모음집인 Makefile을 만든다. 저중 하나의 명령어를 실행 후 make를 입력하면 합성이된다. simv를 입력하면 Visual studio terminal 에서 simulation이 이루어진다. Cadence waveform 확인, Dumpfile 설계 코드를 Cadence를 통한 waveform 확인 시 사용하면 좋을 듯 하다. 먼저 덤프파일을 생성 후 Cadence로 덤프 시켜주는 코드를 짜야 한다. top에서 이런 식으로 code를 짜준 후 putty에서 simvision -64 & 를 입력해 주면 Xming을 통한 cadence가 실행이 된다. 따라서 Xming과 putty를 설치해야 한다. 명령어를 입력했으면 trn 파일 찾아서 실행하면 된다. Linux 이번학기 마이크로 컴퓨터 시스템 과목을 수강하면서 배운 것들을 정리해 보려고 한다. 출처: CAU 마이크프로세서 실습 강의자료 및 수업 Window 상에서 virtual box를 통해 Ubuntu를 사용할 수 있다. Linux도 운영체제의 일종으로 window보다 가볍기에 활용성이 다양하다. GUI모드를 지원하기는 하지만 GUI모드를 공부하는 것 보다는 명령어 위주로 공부를 해보려고 한다. - command - vi editor - GCC&Makefile command adduser [계정이름] 일반 계정 생성 login [계정이름] 로그인을 위한 명령어 password [계정이름] 계정의 비밀번호를 변경 su root 계정 로그인 sudo 관리자 권한으로 실행 ls 현재 폴더의 파일 확인 -f : 파일.. AXI protocol AXI(Advanced eXtensible Interface) Handshake mechanisim Ready & Valid signal Ready signal은 받는쪽, Valid signal은 주는쪽에서 보낸다. 이 Ready와 Valid 신호가 모두 enable이어야 data transfer가 이루어진다. + last : 마지막 데이터의 전송을 알리는 signal BRESP : 전송이 정상적 완료를 알리는 signal AXI protocol의 장점 Channel이 독립적으로 존재하기 때문에 R/W가 동시에 가능하다. + 나중에 verilog로 구현해 보려고 한다. DMA(Direct Memory Access) DMA란? Direct memory access의 줄임말로 date transfer시 CPU의 방해를 줄여 전체적인 속도를 증가시키는 가속기의 일종이다. CPU 대신 데이터의 처리를 해주기에 CPU의 대기시간을 줄여줄 수 있다. 기존의 Programmed I/O 방식은 CPU를 거쳐간다. 시간도 시간이지만 CPU가 "대기" 해야한다. 하지만 DMA를 활용한다면 CPU는 단지 제어 신호만 보낼 뿐 실질적 I/O와 Memory간의 데이터 전송은 DMA가 처리해주기 때문에 CPU의 사이클 방해를 하지 않는다. 전송속도는 자연스레 올라가고 CPU는 그 사이 다른 일을 할 수 있다. ○ DMA controller Data 처리시 필요한 Address, Data bus가 있다. (Buffer가 추가될 수 있다.) .. DDR SDRAM DDR(Double Data Rate) : Data transfer at R_edge, F_edge (1clk, 2 word) SDRAM(Synchronous Dynamic Random Access Memory) : Off chip Memory (slow) but 1 TR, 1 cap(leakage... refresh!) [vs SRAM(Static Random Access Memory) : 6 TR no refresh, F/F 개념] DRAM의 필수 개념 - Precharge - Refresh ○ Speed DDR의 speed 발전은 Bank, pre-fetch의 발전에 따라 이루어졌다고 해도 과언이 아니다. 모델이 발전할 때 마다 pre-fetch(말 그대로 미리 가져옴 준비 해놓음) buffer의 .. Proj_1 AXI_DMA example (Arty a7 100T) 2022/04/02 결과 추가 - Vivado (HW design) // 밑 주소 참고 - Vitis (SW design) Vivado로 HW design을 완료하였고 Vitis를 통해 SW를 설계해 내가 디자인한 HW가 어떻게 작동하는지 검증해 보려고 한다. HW design을 완료하고 .xsa file이 생성되면 위치를 기억하자. 0. Create platform platfoem을 형성해주고 empty C application을 실행해 주자. 완료하면 작업 platform이 형성될 것이다. 가장 먼저 check할 것은 board support package에 들어가 사용할 통신이 설정되어 있는지 확인해야한다. Modify BSP Settings 클릭 사진과 같이 stdin, stdout이 .. 이전 1 2 다음
